| [Vivado] [Vitis] 2020.2 Xilinx FPGA SD卡固化全流程全步骤速览（zynq7z020为例） | 您所在的位置：网站首页 › 复旦微soc芯片 创建vivado工程 › [Vivado] [Vitis] 2020.2 Xilinx FPGA SD卡固化全流程全步骤速览（zynq7z020为例） |
[Vivado] [Vitis] 2020.2 Xilinx FPGA SD卡固化全流程全步骤速览（zynq7z020为例）
|
目录
完成PL端设计开始固化例化zynq处理器IP核在bd文件导入zynq的IP核配置外设配置DDR端口连接检查一下导出IP核加入顶层设计
将PL端模块加入顶层设计生成bit文件导出硬件平台启动vitis新建项目导入硬件平台选择FSBL项目编译文件在板子上运行（可略过）生成boot.bin文件
完成固化其他
完成PL端设计
参看，需要注意的是选择文件类型时，勾选（Do not specify sources at this time）,否则配置很麻烦。本文中PL端只有一个led.v文件。
其实就是模块例化 可以烧入fpga测试一下 导出硬件平台
在vivado中启动：Tools -> launch vitis IDE 新建项目
选择vivado导出的xsa文件
我的编译过程特别慢，不知道什么原因 Run As -> Launch Hardware 生成boot.bin文件
将生成的boot.bin文件复制粘贴进sd卡，设置fpga配置方式为sd卡，插入sd卡上电即可。 其他使用flash固化比用sd卡固化简单多了，但是flash固化时会用到fsbl文件，可以在下图路径找到。 |
注意选择include bitstream 
按提示步骤进行，系统全都默认设置好了。（下面三个文件顺序不能变） 
END。。。【本文地址】
公司简介
联系我们